Схемотехника

При подаче на входы асинхронного RS-триггера сигналов R=1, S=0 на его инверсном выходе
сигнал изменится на противоположный
будет 0, независимо от предыдущего состояния триггера
сигнал не изменится
будет 1, независимо от предыдущего состояния триггера
На схеме изображен АЦП image054.gif
параллельный
последовательно-параллельный
с двоично-взвешенным приближением
с единичным приближением
Достоинством динамического ОЗУ является
высокое быстродействие
низкая стоимость и высокая надежность
низкое энергопотребление
стойкость к ионизирующим воздействиям
ЗУ емкостью 1 Гбит содержит ЗЯ
220
210
230
109
Для реализации ЗУ типа LIFO можно использовать
файловый регистр
реверсивный регистр
регистр сдвига
дешифратор
Для реализации ПФ в базисе И-НЕ целесообразно получить ее представление в форме
СДНФ
МДНФ
МКНФ
СКНФ
При комбинации сигналов Т=1, С=1 на входах синхронного Т-триггера он
изменит свое состояние
будет в состоянии 1, независимо от предыдущего состояния
будет в состоянии 0, независимо от предыдущего состояния
не изменит свое состояние
При поступлении на вход 4-разрядного бинарного суммирующего счетчика, находящегося в состоянии S=1111, счетного импульса x(t)=1 он
перейдет в состояние S=1110
перейдет в состояние S=0001
перейдет в состояние S=0000
не изменит своего состояния
На схеме изображен ЦАП: image058.gif
с матрицей R-2R с суммированием токов
с двоично-взвешенными сопротивлениями
с источниками тока на активных элементах
с матрицей R-2R с суммированием напряжений
Дешифратор является неполным, если он выполняет преобразование
image037.gif
image033.gif
image036.gif
image035.gif
При поступлении на вход суммирующего 3-разрядного бинарного суммирующего счетчика, находящегося в состоянии S=100, счетного импульса x(t)=0 он
перейдет в состояние S=101
не изменит своего состояния
перейдет в состояние S=110
перейдет в состояние S=001
Сложность по Квайну выражения image130.gifimage131.gifсоставляет единиц
4
10
6
12
Для обозначения логической операции И используется символ
image025.gif
image088.gif
image087.gif
image024.gif
Коэффициент усиления напряжения идеального ОУ:
зависит от входного напряжения
неограниченно велик
отрицателен
положителен
На рисунке изображена обратная связь: image064.gif
по напряжению
по току
комбинированная
обратная связь отсутствует
При комбинации сигналов J=1, К=0, С=0 на входах синхронного RS-триггера он
будет в состоянии 0, независимо от предыдущего состояния
будет в состоянии 1, независимо от предыдущего состояния
изменит свое состояние
не изменит своего состояния
При комбинации сигналов J=0, К=1, С=1 на входах синхронного RS-триггера он
будет в состоянии 1, независимо от предыдущего состояния
не изменит своего состояния
изменит свое состояние
будет в состоянии 0, независимо от предыдущего состояния
При комбинации сигналов R=1, S=1, С=0 на входах синхронного RS-триггера он
будет в состоянии 0, независимо от предыдущего состояния
не изменит своего состояния
изменит свое состояние
будет в состоянии 1, независимо от предыдущего состояния
При комбинации сигналов D=1, C=1 на входах синхронного D-триггера он
изменит свое состояние
не изменит своего состояния
будет в состоянии 1, независимо от предыдущего состояния
будет в состоянии 0, независимо от предыдущего состояния
ЗУ емкостью 1 Mбит содержит ЗЯ
220
106
213
210
При интегральной технологии количество элементов в одном корпусе может достигать:
106
104
108
103
Для полного четырехразрядного дешифратора сигнал на выходе №5 (у5) задается как ПФ
image021.gif
image022.gif
image019.gif
image020.gif
Сумматор является
преобразователем кодов
комбинационной схемой
последовательностным цифровым узлом
коммутатором
Сигналу логической единицы при использовании отрицательной потенциальной логики соответствует
уровень напряжения image008.gif
перепад напряжения image008.gif-image009.gif
уровень напряжения image011.gif
перепад напряжения image009.gif-image008.gif
Из перечисленных погрешностей АЦП: 1.Смещения нуля. 2.Апертурная. 3.Коэффициента передачи. 4.Нелинейности. Статическими являются:
1, 2, 3, 4
1, 4
2, 3
1, 3, 4
На схемах ЦУ для обозначения ИС ОЗУ используют обозначение
CPU
ROM
ALU
RAM
На условно-графических обозначениях символы SM используются для обозначения
сумматоров
логических элементов - дизъюнкторов
шифраторов
дешифраторов
При наличии на входе демультиплексора логической 1 и адресного кода А=011 на его выходе будет код
00000100
00000011
00001111
00001000
В накопителе ЗУ емкостью 2 Мбайт можно сохранить информации
512 байт
2048 Кбит
2048 Кбайт
2000 байт
Для обозначения логической операции ИЛИ используется символ
image024.gif
image088.gif
image025.gif
image087.gif
Канонических форм задания ПФ существует
1
3
неограниченно много
2
Из перечисленных сигналов: 1.Аналоговый. 2.Дискретный. 3.Цифровой. Бесконечное число значений принимает:
только 2
1, 2, 3
1, 2
только 1
Верно утверждение
image083.gif
image085.gif
image084.gif
image082.gif
Для операции М2 используют обозначение
image024.gif
image025.gif
Å
image023.gif
Триггер является
узлом накапливающего (последовательностного) типа
комбинационной схемой
преобразователем кода
коммутатором
При комбинации сигналов J=1, К=0, С=1 на входах синхронного RS-триггера он
будет в состоянии 1, независимо от предыдущего состояния
не изменит своего состояния
будет в состоянии 0, независимо от предыдущего состояния
изменит свое состояние
Для реализации ПФ в базисе ИЛИ-НЕ целесообразно получить ее представление в форме
МДНФ
СКНФ
СДНФ
МКНФ
При комбинации сигналов J=0, К=1, С=0 на входах синхронного RS-триггера он
не изменит своего состояния
изменит свое состояние
будет в состоянии 0, независимо от предыдущего состояния
будет в состоянии 1, независимо от предыдущего состояния
Сдвиг двоичного кода на два разряда влево эквивалентен
делению изображенного числа на 2
умножению изображенного числа на 4
умножению изображенного числа на 2
делению изображенного числа на 4
Прямому коду 0101 соответствует дополнительный код
0101
1011
1010
0010
Величина (12)mod 10 равна
5
10
2
12
Демультиплексор является
комбинационным сумматором
последовательностным цифровым узлом
преобразователем кодов
коммутатором
Из перечисленных пунктов: 1.Абсолютная погрешность. 2.Шаг квантования. 3.Нелинейность. 4.Дифференциальная нелинейность. Точность ЦАП определяют:
1, 3, 4
1, 2
3, 4
1, 2, 3, 4
В восьмиричной системе счисления записи числа 13 соответствует десятичное число
10
14
12
11
Погрешности АЦП, вызванные технологией изготовления аппаратуры, проявляются как:
статические погрешности
динамические погрешности
нелинейность
апертурная погрешность
Полный дешифратор преобразует исходный 5-разрядный двоичный код в
32-разрядный унитарный код
16-разрядный код Грея
32-разрядный прямой код
16-разрядный унитарный код
На схеме изображен АЦП: image056.gif
с единичным приближением
интегрирующий
последовательно-параллельный
с промежуточным преобразованием в интервал времени
На рисунке изображена обратная связь: image063.gif
комбинированная
обратная связь отсутствует
по току
по напряжению
При комбинации сигналов R=1, S=1, С=1 на входах синхронного RS-триггера он
изменит свое состояние
может оказаться в любом состоянии (как 1, так и 0)
будет в состоянии 0, независимо от предыдущего состояния
будет в состоянии 1, независимо от предыдущего состояния
Верно утверждение
image076.gif
image072.gif
image071.gif
image070.gif